(54) METHOD FOR FORMING INSULATION LAYER ON SEMICONDUCTOR SURFACE

(11) 60-173867 (A)

(43) 7.9.1985 (19) JP

(21) Appl. No. 59-20061

(22) 8.2.1984


(71) NIPPON DENSHIN DENWA KOSHA (72) SHINICHI OOFUJI

(51) Int. Cl. H01L27/04,H01L21/316

PURPOSE: To enable the reduction in leakage current by a method wherein a tantalum oxide is formed as a desired insulation layer by heating oxidation in an atmosphere of oxygen gas after a tantalum film is deposited directly on the semiconductor surface in an atmosphere containing hydrogen gas or via insula-

tion layer adhered previously.

CONSTITUTION: After an interelement isolation Si oxide film and the like are formed on the part other than the capacitor-forming part on the surface of an Si substrate 1, the Si oxide layer in the capacitor-forming part is removed, thus exposing a clean Si surface. Next, a Ta film about 200 A thick, is deposited by sputtering Ta as the target in an atmosphere of Ar-H<sub>2</sub> mixed gas a6.1.3×10<sup>-2</sup> Torr. Otherwise, the film can be deposited by using electron beam evaporation in an atmosphere of hydrogen gas under a pressure of 10-6-10-10-Torr. Thereafter, a Ta2Os film 2 of about 400 A thick is produced out of the Ta film by thermal oxidation at a temperature of 350°C ~600°C in an atmosphere of oxygen. gas at latm. Then, Al is evaporated by resistance heating evaporation and processed by etching into an Al electrode 3. ...:





(54) MANUFACTURE OF SEMICONDUCTOR DEVICE (11) 60-173868 (A) (43) 7.9.1985, (19) JP (21) Appl. No. 59:28609 (22) 20.2.1984 (71) TOSHIBA K.K. (72) AKIRA-CHIYOUKAI


(51) Int. Cl<sup>4</sup>. H01L27/04,H01L21/316#H01G4/10,

PURPOSE: To obtain good quality oxide films of high dielectric constant as the insulation films of MIS capacitors by a method wherein a layer containing a metal serving as the base of an oxide film and silicon is formed on the first. electrode, and the oxide film is formed by heat treating this layer in an oxidizing atmosphere; further, the second electrode is provided on this oxide film.

CONSTITUTION: Tantalum as the metal serving as the base of the oxide film of high dielectric constant and silicon 2 are adhered on the surface of a P type Si substrate 1 to a thickness approx. 200 Å by electron beam evaporation. In this case, the ratio of atomic weights of both substances is set at e.g. 1:0.5. Insulation films 3 and 4 are formed by oxidizing it in dry oxygen at 900°C. Further, aluminum is deposited as a gate electrode by sputtering, and the upper electrode 5 is obtained by patterning that electrode; accordingly, a capacitor of desired size is obtained. As the metal serving as the base of the oxide film 3 of high dielectric constant, niobium or titanium can be used besides tantalum or can be adhered in the form of its oxide. From the view of characteristics, it is preferable that the silicon is smaller than the metal in the ratio of atomic weight.







(54) SEMICONDUCTOR IC DEVICE

(11) 60-173869 (A)

· (43) 7.9.1985 (19) JP


(21) Appl. No. 59-16961

(22):3.2.1984

(71) NIPPON DENSHIN DENWA KOSHA (72) TETSUTADA SAKURAI(1) (51) Int. Cl<sup>4</sup>. H01L27/06,H01L21/76,H01L29/06

PURPOSE: To improve the integration degree by a method wherein the insulation film under a field plate electrode, a high withstand voltage element, is formed thinly in the neighborhood of the first P-N junction and thickly in the periphery, and the second P-N junction is split in a specific number, thus making the depths of P-N junction of the high withstand voltage element and a low withstand voltage element almost equal.

CONSTITUTION: The insulation film 8' under the field plate electrode 10a, the high withstand voltage element, is formed thinly in the neighborhood of the first P-N junction 12' and thickly in the periphery; besides, the second P-N junction 14' is m-split into  $S_n/m \le S_L$  (where,  $S_n$  is the junction area of the second P-N junction 14', the high withstand voltage element; S<sub>L</sub> is the junction area of the second P-N junction 15', the low withstand voltage element; (m) is a natural number), thus making the depths of P-N junction of the high and low withstand voltage elements almost equal. In other words, the element that needs the characteristic of high withstand voltage is provided with local stepwise differences in such a manner that the insulating protection film 8' under the field plate electrode 10a becomes thinner in the P-N junction and thicker in the periphery of a corresponding field plate electrode 10. Further, the third semiconductor region 6 as the cathode of the second P-N junction 14' of the P-N-P-N element C is provided by splitting.



THIS PAGE BLANK (USPTO)

⑩ 日本国特許庁(JP)

⑩特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭60-173867

@Int\_Cl\_4

識別記号

庁内整理番号

码公開 昭和60年(1985)9月7日

H 01 L 27/04 21/316 C-8122-5F 7739-5F

審査請求 未請求 発明の数 1 (全4頁)

69発明の名称

半導体表面に絶縁層を形成する方法・

②特 願 昭59-20061

@出 願 昭59(1984)2月8日

砂発 明 者

大 藤

晋 一

厚木市小野1839番地 日本電信電話公社厚木電気通信研究

所内

⑪出 顋 人

日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

の代 理 人

弁理士 白水 常雄

外1名

明 細 1

1. 発明の名称

半導体表面に絶縁層を形成する方法

- 2. 特許請求の範囲
- (i) 水素ガスを含む雰囲気中で半導体表面に直接 又は予め被着される絶縁層を介してクンクル膜 を堆積した後、酸素ガス雰囲気中で加熱酸化し てクンクル酸化物を所製の絶縁層として形成す ることを特徴とする半導体表面に絶縁層を形成 する方法。
- 3. 発明の詳細な説明.

(発明の技術分野)

本発明は、半導体基板上に電気的絶縁所を形成 する方法に関し、さらに詳しくは、半導体 - 絶縁 物 - 導体(金属)の損虧構造の形成方法に関する ものである。

(征来技術)

半遊体装置に於ては、種々の素子を形成するた めに半導体基板表面に絶縁点を形成する必要があ る。例えばMOS型半導体装置においては、Si基 板表面にSiO,層を形成し、その上に不純物添加多 結晶Siまたは金属等から成る電極を形成して、M OS 電界効果トランジスクやキャパシクを構成し ている。従来、この絶縁性SiOz層としては、酸素 ガス雰囲気中でSi基板を900~1000℃の高温で酸 化して形成したものが広く用いられてきた。また、 その膜膜は数百Åである。しかし、近年の半導体 装置の大規模化と高密度化に併ない名素子の微細 化が要求され、SiOz層の厚さも300Å以下となり、 薄層化も限界に近づいている。とのため、SiOzに 代る新しい絶様材料として高誘電率のTagO。際が 研究されている。この Ta,O,競は、 SiOiに比較し て誘電墨が約5倍と高いため、STOzと等しい膜厚 では大容量が得られ、ゲート絶縁膜に用いた場合 には、しきい値電圧の低酸に寄与することができ る。一方、Ta,O,層をSi 基板表面に形成するため には、終設化によるSiOz版形成とは異なり、TazOs

.

: :

7

. 1

-

華華華をあゆ

膜を設済させる必要がある。との場合、被着膜の一般的な性質として、熱配化質に比べてリーク電 確が大きくなるという欠点を有する。

従来検討されてきたTa,O,版の形成法は、主化このリーク電流特性の改善に着目したもので、例えばAr-O,社合ガス中でのTa,O,ターゲットのスパッタリング法、スパックリングまたは蒸散化法、及びTa 塩化物等を原料とした化学的領相成長法などが提案とれている。従来方法に於ては、リークを選びている。従来方法に於ては、リークを選びの次点を解決するために、各形成条件、例えば基切が検討されてきた。しかし、いずれの方法においても十分を改善は見られておらず、他の誘電率、トラップ密度等の性能に一長一短がある。

## (発明の目的)

مانچ<u>ې</u> په مه

本発明は、これらの従来方法の欠点を解決するために、水素ガスを含む雰囲気中でスパッタ法または蒸着法を用いて水素を吸収したTa膜を半導体 基板表面に堆積した後、酸素雰囲気中で熱酸化し

度の圧力のArまたはAr-O,混合ガス雰囲気中でTa をターゲットとしてスパッタリングするか、また は、~10 Torr程度の圧力の真空中でTaを電子ピ ーム蒸剤法で蒸消し、絶縁層用のTa膜を形成した。 本発明では、この代りに 1.3 × 10<sup>-1</sup> TorrのAr (23 %) - H, (77%) 混合ガス雰囲気中でTaをターゲット としてスパッタリングし、厚さ約 200 ÅのTa膜を 堆積させる。ととではスパッタ法を用いたが、 10-0~10-1 Torr の圧力の水素ガス雰囲気中で電子 ピーム蒸着法を用いて堆積させても良い。Taは、 高融点金銭のチタン、ジルコニウム、ハフニウム、 パナジウム、ニオブ等と同様に、クロム、モリブ デン、タングステン等に比較して水素ガス吸収性 が強いことが知られている(小栗多計夫「応用物 理 」第 47 巻 , 951 (1978) )。 この後は、従来工 程と向様に1気圧の酸紫ガス雰囲気中で350°~ 600 C の温度で熱酸化を行ない、Ta膜から厚さ約 400 Åの Ta,O, 膜 2 を生成する。その後、 抵抗加 熱蒸浴法によりAとを蒸澹し、蝕刻加工してAと電極 3を形成する。

てTa,O。 概を形成することにより、リーク電流を低減化することを可能にした半減休表面に絶縁形を形成する方法を提供するものである。

## (発明の構成及び作用)

以下、木発明の特別ならびに効果を明瞭ならしめるために、実施例について詳細に説明する。なま、実施例は1つの別示であつて、木発明の指揮を逸脱しない範囲で極々の変更あるいは改良を行い得ることは言うまでもない。

第1図は、本発明によるMOS型半導体装置のキャパンタ部の基本的構成を示すためのもので、1はSi 悲极、2はキャパンタ誘進体層として用いたTa<sub>1</sub>O, 版、3はAL電優である。この契施例の製法を第1図を用いて説明する。本発明では、Taの 感酸化でTa<sub>1</sub>O, 版を形成している。まず、Si 悲极 1 の表面のキャパンタ形成部以外に装予問分組用 Si 酸化級等を形成した後、キャパンタ形成部の Si 酸化物層を除去し、清浄をSi 表面を翻出させる。本発明では、次の Ta<sub>1</sub>O, 版 2 の形成工程が従来と異なる。すなわち、従来では、10<sup>-3</sup>~10<sup>-1</sup> Torr程

以上説明したように、本発明ではTa膜の形成を 水器ガスな開気中で行なうことを基本的な特徴と する。

次に、本実施例に茲づき製作したキャパンタの リーク電流特性について図面を用いて説明する。 第2図は、 p型 , 5Ω·mのSi 基板上に形成した 250 pm 舟の AL 電極キャパシタについて、このAL 鉱板に負電圧を印加した時の電界強度の絶対値の 平方根とリーク電流密度との関係を示す。ただし、 Taの似化条件は、 100 C , 210 分である。 A は 征 来方法によりTa 膜のスパックリングを 7.5 × 10<sup>-3</sup> Torr の圧力の Ar ガス雰囲気中で行なつた試料の 特性、Bは本発明の実施例に示した条件に基づき Ar-II, 混合ガス雰囲気中のスパッタでTa膜を形成 した場合の特性である。 1 pm 角のゲート低極部で の許容されるリース電流を最大 5×10-12 A と見位 つた場合、この値は舞2図に於いて電遊密度 1× 10<sup>-1</sup> A / cm² 化対応する。この時の電界強度は、A si ては 0.6×103/V/m であるが、 B では電界強度 が高まり 0.8×10° / V/m に改善される。また、

特開昭 60-173867(3)

しかし、この方法では800で以上の高温熱処理を 要し、SiOzMの厚さを50Å以下で制御するのは 困難である。とれに対して、本発明のごとく水楽 原子を適当な様に予め吸収させてかけば、比較的 低温の熱処理でウェット酸化と同様の効果が得ら れ、かつ優めて海い界面生成層の形成が可能にな るものと推測される。また、本機構で形成された 界源SiOzMは、基板からTazOzW中へのSi原子の 移動を抑制してTazOzWの純度を高め、リーク電 流を低級させていることも考えられる。

また、他の原因として、熱酸化時に水素が原外 に放出されることにより、Ta膜の酸化に伴なり体 位形设が抑制され、Ta<sub>2</sub>O, 酸の内部に力が減少し、 リーク低旋特性が改善されることが考えられる。 (効果)

以上、実施例を用いて説明したように、本発明に従って、Ta 膜堆積時に水素ガスを膜中に吸収させた後、酸素雰囲気中で熱酸化することによりTa<sub>2</sub>O<sub>3</sub> 絶縁膜のリーク電流を著しく低減できることが明らかになつた。従つて、このようにして形

この 骶界強度 0.8 × 10 ' V V / cm では、 A のリーク 電流密度は B K 比べて 10 ' 倍 以上と高く、 実用 K 供し得ない。

水発明にかけるとれらのリーク電流の低波効果 の機構については未だ明確ではないが、推測され る原因としては、Ta膜堆積時に膜中に吸収された 水器が熱酸化中の酸素ガスと作用しあつてTa膜の 酸化速度を高めるとともに、Si 基板表面とTa,O。 膜との界面に極めて薄い SiOz層を形成しているこ とが考えられる。予め基板表面にSiOz層を形成し た後に Ta,O, 膜を形成するとリーク電流密度が若 しく減少し、例えば電界強度 1.5 × 10 V/m に於 ても電流密度を1×10-0 A/m 以下にすることが 可能なことは広く知られている。従つて、界面の SiO<sub>2</sub>属生成はリーク電流の低級に惹しい効果を及 ほすと考えられる。Ta膜の熱酸化時に該界面に Si OzMを同時に形成する方法としては、ウェット 酸素雰囲気中での熱酸化法が報告されている(加 藤,伊藤,第44回応用物理学会学衔解演会解放予 稻集, 26p-N-12, 応用物理学会, 1983.9.)。

成した絶縁膜をゲート絶縁膜やキャバンク誘電体として含む MOS 型半導体装置を製造した場合、 水発明はその信頼性を著しく向上させる効果を有 する。


なお、実施例としてMOS型半導体装置を取り上げて本発明の作用と効果を示したが、MOS型半導体装置がの各種絶縁酸でも不発明を用いることができることは明らかである。また、従来方法により形成した絶縁層上に積勝させて本発明による絶縁層を形成することができることも明らかである。


## 4. 樹面の簡単な説明

第1図は、本発明により製造した NOS 想半遊 体装置のキャパンク部の基本構成を示す断面図、 第2図は本発明の実施例についてリーク電流特性 を示す図である。

1 ··· Si 悲坂、 2 ··· Ta,O ; 殿、 3 ··· A Z 電極。 野許出顧人 日本電信電話会社 代 理 人 白 水 常 雄

第一図





DOCKET NO: GR 99 P 5363

SERIAL NO: 09/729,058

APPLICANT: Krasemann et al.

LERNER AND GREENBERG P.A.

P.O. BOX 2480

HOLLYWOOD, FLORIDA 33022

TEL. (954) 925-1100